冰楓論壇

 找回密碼
 立即註冊
搜索
查看: 1539|回覆: 0
打印 上一主題 下一主題

[求助] Verilog 程式有人能幫忙一下嗎?

[複製鏈接]

6

主題

0

好友

32

積分

新手上路

Rank: 1

UID
87304
帖子
678
主題
6
精華
0
積分
32
楓幣
1381
威望
6
存款
0
贊助金額
0
推廣
0
GP
6
閱讀權限
10
性別
保密
在線時間
527 小時
註冊時間
2014-12-29
最後登入
2022-10-15
跳轉到指定樓層
1
發表於 2016-4-23 04:32:52 |只看該作者 |倒序瀏覽
1.        完成可以驗證此模組dff功能的基本Testbench,並用Modelsim完成模擬

module d_ff (clk,rst,d,q);
input clk,rst,d;
output q;
reg q;
always @ (posedge clk or rst)
if (rst)
  q <= 0;
else
q <= d;
end
endmodule

module test;
2.        設計一個具有正緣觸發clock和reset輸入與4 bit的count_out輸出的特別計數器,當reset=1’b1模組會重置,當reset=1’b0時模組會正常操作,此時第一次clock正緣觸發時計數器加1,第二次clock正緣觸發時計數器加2,往後依此類推,奇數次clock正緣觸發時計數器都會加1,偶數次 clock正緣觸發時計數器都會加2,計數器的值由[3:0]count_out輸出。完成此特別計數器的模組設計及可以驗證此模組功能的基本Testbench,並用Modelsim完成模擬。
3.設計一名為PWM_DDA的模組,它啟動之前上課與作業學過做過的PWM和DDA二個下層模組。上層模組中有一個新的1位元輸入DDA_enable,當DDA_enable為1’b1時,PWM_DDA惟一的1位元輸出pulse將輸出DDA型式的脈衝,而當DDA_enable為1’b0時惟一的1位元輸出pulse將輸出PWM型式的脈衝。
收藏收藏0 推0 噓0


把本文推薦給朋友或其他網站上,每次被點擊增加您在本站積分: 1彩票
複製連結並發給好友,以賺取推廣點數
簡單兩步驟,註冊、分享網址,即可獲得獎勵! 一起推廣文章換商品、賺$$
高級模式
B Color Image Link Quote Code Smilies |上傳

廣告刊登意見回饋關於我們管群招募本站規範DMCA隱私權政策

Copyright © 2011-2024 冰楓論壇, All rights reserved

免責聲明:本網站是以即時上載留言的方式運作,本站對所有留言的真實性、完整性及立場等,不負任何法律責任。

而一切留言之言論只代表留言者個人意見,並非本網站之立場,用戶不應信賴內容,並應自行判斷內容之真實性。

小黑屋|手機版|冰楓論壇

GMT+8, 2024-11-7 22:48

回頂部